● 先進互補式金屬氧化物半導體元件技術發展
隨著科技日新月異,半導體元件的尺寸需要不斷微縮,以增加元件密度方式達到降低成本的目標。在元件尺寸微縮的同時,閘極介電層也需要隨之減薄以提供足夠的驅動電流;但是當傳統二氧化矽介電層小於 2 奈米時,會引發直接穿隧效應而產生極大的閘極漏電流。因此,高介電常數薄膜被廣泛的研究和討論來解決這個問題;高介電薄膜具有較傳統二氧化矽薄膜高的介電常數,可在較厚的物理厚度下達到等效的氧化層厚度,可以避免直接穿隧露電流的產生並且提供足夠的驅動電流,其中,國外英特爾公司已經正式將高介電閘極介電層應用在 45 奈米的產品上。此外,以矽基板為主的元件微縮勢必會遭遇更多物理、或材料本質極限的問題,因此許多有較高電子遷移率的材料,如鍺基材、奈米碳管、石墨薄膜、以及Ⅲ-Ⅴ族基材等,亦被熱烈地研究其取代矽通道的可能性。因應未來,本組主要研究目標為高介電材料搭配金屬閘極結構以及高載子遷移率基材的研發和相關特性特討,期望在未來先進元件的研發上,保持積極的競爭力。

● 矽化物與 Low-k 技術
一般矽化物具有低電阻、良好的熱穩定性或化學穩定,具有矽化物 (silicide) 源極/汲極的 MOSFET 元件目前已廣泛使用在各種結構的奈米 MOSFET 製造上。但由於矽化物與矽通道形成所謂的蕭基接面 (Schottky barrier) ,雖可抑制漏電流,但卻限制了元件開通電流 (on current) 的大小。因此,如何降低接觸電阻,以提升元件開通電流,仍然為全球半導體業者或是技術研究團隊正在積極發展的關鍵技術之一。國家奈米元件實驗室針對未來奈米元件所需,積極投入改良現今矽化物技術面臨的瓶頸,從新材料選擇、接面工程研究、電性、材料與熱穩定性分析等各方面著手,期能進一步改善目前傳統的矽化物性質,提升奈米元件性能。
在多層金屬內連線製程中,主要有兩個問題會影響其效能:一為金屬導線與介電質層所引起的訊號傳遞延遲 (RC delay) ;另一則為金屬導線配線之間的訊號干擾 (cross talk).RC-delay 效應會降低訊號傳遞速度,增加訊號干擾,以及造成功率消耗上升.如縮短導線長度可以減少 RC-delay ,但是必須製造成更多層導線的結構,增加了製程的複雜性.藉由更換電阻值更低的導線金屬及使用介電常數更低的介電質材料,可以有效降低訊號傳遞延遲與訊號干擾的問題.國家奈米元件實驗室針對未來奈米元件所需求的低介電材料,朝向新型材料、新製程研究以及熱穩定性和更佳的機械性質方面,希望能夠對於目前低介電材料所遇到的瓶頸做出貢獻。

● 奈米材料元件模擬
Materials:
以先進的奈米製造技術,進行奈米結構與奈米材料之研究,輔助奈米元件之開發。涵蓋的材料與結構包括矽奈米草,矽奈米線,矽量子點,金奈米粒子,奈米碳管等,應用於快閃記憶體、太陽能電池、生物感測、表面電漿共振等元件。我們的目標是開創具有吸引力的研究課題,提供學界良好的研發環境與實驗平台。
Simulation:
我們的目標是基於半古典與量子力學發展下一世代的奈米元件模擬平台。我們探討的包括平面、雙閘、三閘以及奈米線電晶體。我們的模擬模型能基於能量與延時計算描繪元件性能。此外,我們也針對非傳統的 CMOS 元件發展先進的模型與模擬工具。