2015 自供電力物聯網晶片
本實驗室以低成本三維異質整合技術,成功整合低功耗類磊晶電晶體、低電壓操作記憶體及矽薄膜環境光能量採集器,開發出可應用於物聯網晶片的「一體成形環境光能自供電整合技術」。NDL將提供此製程技術平台,協助晶片設計者開發整合「感測器」與「自供電晶片」之系統晶片,應用於物聯網與穿戴式裝置。
具低功耗之邏輯線路、非揮發性記憶體及環境光能量採集技術之積層型三維積體線路架構
具環境光能採集技術之積層型三維積體線路晶片


  利用乾蝕刻方式開發先進的次十奈米元件結構-菱形結構鍺通道環繞式電晶體
鍺材料具有比矽材料高的載子遷移率,若用在元件的通道上,可增加元件操作效能。另外,如果電子可以在鍺的(111)的面上傳輸,更可以增加電子的傳輸速率。因此,我們利用簡易的乾式蝕刻方式,製作新穎的3D菱形通道結構。全包覆的結構使得傳輸通道的四個面皆為(111)面,其不但可以增加電子的傳輸效能,且可利用蝕刻製程可以去除掉磊晶所帶來的缺陷,可以降低元件操作時之漏電流。而環繞式電晶體(GAA, Gate-All-Around)結構有著極佳的短通道效應之抑制能力。此一元件製程結構的創新亦趨符合於未來次十奈米世代元件之發展與應用。
 

  原子級二硫化鉬二維通道技術
二硫化鉬是近年廣受關注的新穎材料,學術界及產業界皆爭相投入相關研究,將其製作成極薄的二維材料,與傳統矽材料進行異質整合。然而現有研究皆只能將二維二硫化鉬與傳統的平面式電晶體整合,國研院奈米元件實驗室創世界之先,將厚度僅4奈米(6層二硫化鉬分子)的二維二硫化鉬與現今業界主流的鰭式電晶體結構整合,開發出全球第一顆二維二硫化鉬通道之鰭式電晶體元件,搭配特殊之背閘極設計,以「雙閘極」減少漏電流情形,用電量可減少一半。
 

2014 新穎無接面場效電晶體-有助晶片製造商製作更微小的電子元件
無接面電晶體是個利用簡單電阻的概念,包含一個閘極以控制電子或電洞密度,進而控制電晶體的電流。就像水流無法通過被捏緊的水管一樣,這種結構即便在奈米尺度仍容易製作,有降低成本的優勢,且幾乎沒有傳統電晶體漏電流的困擾,不僅反應速度更快,消耗功率也更低。但是,當尺寸持續縮小,無接面電晶體依然面臨摻雜不穩定性與短通道效應等奈米元件所面臨的問題。奈米元件實驗室開發出新穎結構的無接面電晶體。我們利用擴散的方式進行超淺摻雜分布,讓摻雜僅分布於通道表面。此設計理念,可以讓電流的流動集中在外圈通道,進而可以改善傳統無接面電晶體的開關功能與摻雜不穩定的問題。
 

  次10奈米以下二維電子通道材料應用於立體式場效電晶體
奈米元件實驗室於2013年成功開發出「雙鰭高的鰭式場效電晶體」後,目前已成功將新穎的高速二維電子材料導入立體式的場效電晶體之中。此矽基與二硫化鉬混層通道立體電晶體元件是目前世界上第一顆具有低電壓操作,N型/P型互補式對稱操作,更能提高N型元件驅動電流達25%之二維電子材料元件。
 

2013 積體電路製造技術的新里程碑-多重鰭高鰭式場效電晶體
半導體積體電路製造是一場尺寸微縮與效能提升的研究競賽,目前半導體元件量產製程技術,可在 1 平方公分的矽晶片上製作約 1 億顆電晶體,奈米元件實驗室研發出「多重鰭高的鰭式場效電晶體」製程技術,可在同樣面積上增加約 2 千萬顆電晶體,也就是讓各類電子產品的儲存容量增加 20%,或是降低製造成本兩成。本研究在 2013 年中日本京都所舉行的「2013 年超大型積體電路技術及電路國際會議」上發表時,廣受矚目,國際專業媒體 IEEE SPECTRUM 雜誌並針對這項技術進行特別報導。

奈米元件實驗室之非平面型元件已可做出與世界知名公司並駕齊驅的水準。

  積層型三維 IC 為可攜式智慧型電子產業帶來新契機
積層型三維積體電路技術 (Monolithic 3D-IC) 是一種不需以矽穿孔 (TSV) 製程所完成的三維晶片堆疊整合技術。NDL 所發展之積層型三維積體電路技術成果已被 2013 國際電子元件會議 (IEDM) 選為公開宣傳資料(台灣僅台積電與 NDL 之文章獲選),並受國際媒體報導。傳統矽穿孔三維積體電路技術主要是靠晶片與晶片的黏合達成立體堆疊的目的,奈米元件實驗室以創新的積層型三維積體電路技術,完成每層厚度僅傳統 1/150 的成果,傳輸訊號亦比傳統 TSV 技術所完成之積體電路快非常多,在 3C 產品汰換迅速及半導體微縮競爭急遽之下,可為相關產業或可攜式智慧型電子帶來新衝擊。本研究的關鍵技術主要係採用電漿非晶矽、雷射結晶、化學機械減薄及雷射活化等低熱預算技術,製作低溫超薄通道元件,用以解決傳統矽穿孔元件-元件的低對準精度、大面積金屬連線、寄生電容及高熱預算等問題,在這技術下可同時製作出具三維堆疊之高速寬頻晶片,對於國內外廠商發展輕薄節能的行動電子產品具有相當大的優勢。
 

  擴大產研合作 厚植高頻實力
支援國科會卓越領航計畫「極高能宇宙微中子之南極探測」中 ARA 與 ANITA 兩大計畫,與台大研究團隊共同研製微中子偵測器中最關鍵之低雜訊放大器。技轉高頻元件特性驗證軟體,提升半導體設備公司產品之競爭力。
 

2012  2012年入選IEDM五篇論文
國際電子元件大會 IEDM(IEEE International Electron Devices Meeting) 被視為微電子元件界的奧?匹克盛會,也是全球最重要的半導體元件會議,2012 年台灣共獲選 21 篇論文(占總數 10% ),其中奈米元件實驗室與旺宏電子各 5 篇,台積電與交大各 4 篇,工研院、台大及清大各 1 篇。記憶體方面,在奈米國家型計畫的支持下,奈米元件實驗室將與旺宏電子和交大共同進行「次 10 奈米電阻式記憶體」之前瞻研究,預期將為半導體產業在 10 奈米世代的記憶體研究奠下良好的產學研合作基礎。

  奈米生醫檢測晶片,5 分鐘驗敗血症
奈米元件實驗室開發出「血液中稀少致病菌的快速鑑定晶片」,本技術進行全細胞檢測僅需 5 分鐘檢測時間即可完成,不需打破細胞進行 DNA 檢測、不需抗體修飾與生化反應等耗時且昂貴流程。此晶片簡化傳統繁複流程,僅需提供一小電壓源即可分離並同時濃縮目標菌(約 3 分鐘),產生一高密度之細菌團;直接於晶片上對分離濃縮後的目標菌進行「細菌光譜指紋」的檢測與比對鑑定(少於 2 分鐘)。全程可在 5 分鐘以內完成。
「全細胞檢測」:即不需要把細胞打破完整細胞就可做檢測,一般 DNA 檢測都要經過打破細胞,然後取出裡面東西放大經過雜交配對繁瑣過程,後才有辦法進行檢測。


  綠色環保技術之太陽能晶片技術
NDL 開發之無毒無鎘銅銦鎵硒 (CIGS) 薄膜太陽能電池技術具綠色環保技術之特殊性,目前已與學術界及產業界進行密切合作,包括 (1) 支援台大、清大、長庚等國家型計畫; (2) 與「友達光電股份有限公司」進行產學計畫,計畫金額 180 萬/年; (3) 與設備商「純化科技」及「矽碁科技」等共同執行經濟部產學研合作計畫,計畫經費 740 萬/ 2 年。
 

  累加型 3D-IC 的發展
累加型 3D-IC 的開發具有多項優點,不僅可減少晶片面積,降低成本,並具高速、高密度、低耗電量、異質結構整合等特點。奈米元件實驗室利用低缺陷電漿薄膜及綠光奈秒雷射尖峰退火等低溫製程技術,進行 3D 多層元件之開發,其研發成果於國際電子元件大會 (IEDM) 獲得肯定。(3D+ 光電元件,發表於 2012 IEDM「Novel Hybrid CIS/Si Near-IR Sensor and 16% PV Energy-Harvesting Technology」)
 

  三角型鍺鰭式電晶體的新突破
高速度鍺材料的運用,有效提升晶片處理速度達兩倍多(利用 (111) 側面提升兩倍多的導通電流),此項發現將可讓 3C 產品受益匪淺。奈米元件實驗室建立在 SOI 基板上製作鍺小元件 (Ge FinFET) 之平台,首次製作出 p 型以及 n 型通道之三角型鍺鰭式電晶體 (Ge GAA FinFET),藉由選擇性蝕刻,可達到近無缺陷之鍺通道。此新型三角結構證明可提升 n 型鍺元件之電流。

2011 導入新材料和節能科技的:銀、鍺、太陽能共構新世代高效綠能奈米元件晶片
奈米元件實驗室於 2011 年 12 月在美國華盛頓舉行的電子元件領域裡最重要會議 (IEDM) 中發表四篇相關論文,包括導入銀、鍺兩種新元件材料、並將被動的元件節能科技提昇為主動的自供電力線路模組的內建矽基太陽能電池元件。10 奈米元件技術,新材料和節能科技的導入,將是未來提升效能和晶片微小化的關鍵。銀金屬直立導線技術及三角型鍺鰭式電晶體以低電阻的銀與高速度的鍺運用在電晶體上提高近 3 倍的速度,突破傳統材料。其中鍺電晶體和矽基太陽能自供電力線路模組均被大會選為重點宣傳論文,引起國際微電子產學研界的高度重視,將是未來 10 奈米元件世代的重要技術選項。
 

2009 「矽量子點」奈米節能儲存元件
開發出世界首顆「非電流驅動」的「矽量子點」資料儲存元件,一般傳統的非揮發性記憶體需驅動電荷流入及流出閘極,由於需要造成電子的流動,因此需要較多能量來儲存資料。
而此矽量子點極性記憶體是世界上首度直接由電場來來儲存資料到奈米矽量子點的節能環保元件,非常省電,其原理是由電場造成介面極化場方向的切換,形成”0”與”1”兩種不同狀態,故不需電流來寫入資料。這項節能奈米資料儲存元件對具有巨大市場規模的非揮發性記憶體產業極有應用潛力,因此獲選為著名應用物理期刊“Applied Physics Letters”2009 年 10 月 5 日出?的封面論文。


  創新的成像技術,一步跨入 16 奈米的世代
在 1 平方公分面積下,容納超過 150 億顆電晶體,超過目前 45 奈米元件技術 10 倍之多!這顛覆性的技術突破,靠得是國研院奈米元件實驗室開發出第一個 16 奈米的功能性靜態隨機存取記憶體 (SRAM) 單位晶胞。此技術拋開光阻及光罩,直接省去兩項步驟,為下世代半導體微影技術提供新的選項。
16 奈米元件技術不僅可直接讓電腦或手機的主機板大幅縮小面積並可減少耗電,進而讓隨身電子設備更輕薄短小。此技術在 2009 年 12 月於美國巴爾地摩舉行的電子元件最重要的國際電子元件會議 (IIEDM) 正式發表,更被大會選為5篇即時論文之一,並被國外專業電子媒體 EE Times、IEEE Spectrum 與日經 BP (Nikkei Business Publications) 列為重點報導。